반도체·전자소자 연구원 면접 준비 예시

저는 청람메모리에서 스토리지 노드 식각 조건을 맡았을 때, 기존 조건의 수율이 82%에 머물고 CD 균일도와 프로파일 편차도 커 개선이 필요하다고 판단했습니다. 수율은 해당 모듈의 전기적·공정 검사 기준을 모두 통과한 웨이퍼 비율로 비교했고, 같은 검사 기준으로 변경 전후를 확인했습니다. 웨이퍼 25매 단위로 바이어스 파워와 가스 유량비 조합을 비교해 CD 균일도와 프로파일 기울기가 함께 안정적인 조건을 골랐습니다. 이후 TEG 30매의 I-V 측정으로 누설전류 스펙을 확인했고, 수율은 91%로 9%포인트 개선돼 표준서에 반영했습니다. 조건 선택은 여러 지표를 함께 보는 것이 중요하다는 점을 배웠습니다.

저는 다온반도체에서 폴리실리콘 게이트 식각의 엔드포인트 검출 불확실성으로 결과 편차가 발생해 DOE를 설계했습니다. 식각 시간과 엔드포인트 판정 민감도를 조절 변수로 두고, 챔버 조건과 웨이퍼 준비 조건은 고정해 후보 8종을 비교했습니다. 각 조건은 TEG 20매 단위로 평가하고 식각 결과뿐 아니라 C-V 계면 특성도 함께 확인했습니다. 형상만 양호한 후보는 계면 특성이 기준에서 벗어나 제외했고, 두 기준을 함께 만족한 조건 1건을 선정했습니다. 적용 후 수율은 76%에서 84%로 개선됐습니다. 공정 조건은 전기적 검증까지 연결해야 안정적으로 좁힐 수 있음을 배웠습니다.

저는 청람메모리에서 식각 조건 변경 뒤 특정 비트 불량 패턴이 나타났을 때, 전기적 결과만으로 원인을 단정하지 않고 불량 위치와 웨이퍼 내 분포를 먼저 정리했습니다. 이어 불량 위치의 SEM 단면을 정상 위치와 비교해 측벽 기울기와 바닥 형상 차이를 확인했고, 그 차이가 불량 분포와 반복적으로 겹치는지 살폈습니다. 관찰된 프로파일 차이를 원인 후보로 두고 공정·설계팀과 전기적 결과를 대조해 관리 기준을 정리했습니다. 조건 점검 항목을 문서화한 뒤 3개월간 후속 결과를 확인해 동일 불량 재발 0건을 기록했습니다. 관찰 사실과 원인 추론을 구분하는 것이 재발 방지의 출발점임을 배웠습니다.

저는 다온반도체에서 신규 소자 구조 후보 3종의 TCAD 결과와 TEG I-V 실측값을 비교했습니다. 전류-전압 곡선의 주요 동작 구간을 같은 바이어스 기준으로 맞춘 뒤, 시뮬레이션과 실측의 상대 오차를 항목별로 계산하고 평균 오차율로 관리했습니다. 초기 오차율은 15%였고, 곡선의 특정 구간에서 차이가 반복되는 것을 확인해 모델 입력값과 경계 조건을 우선 점검했습니다. 조정한 값은 TEG 데이터에 다시 대입해 다른 동작 구간의 일치도도 확인했고, 오차율을 6%로 낮췄습니다. 월 1회 설계팀에 결과와 적용 범위를 공유하면서, 보정은 독립 데이터로 재검증해야 한다는 점을 배웠습니다.

저는 청람메모리에서 고종횡비 스토리지 노드 식각을 개선할 때도 원인을 먼저 나누어 확인했습니다. 차세대 셀에서 휨과 바닥 잔류물이 함께 보인다면 우선 웨이퍼 내 위치별 CD와 단면 프로파일을 비교해 불량이 특정 영역이나 깊이에 집중되는지 확인하겠습니다. 그다음 잔류물과 측벽 휨을 각각 관찰 가능한 지표로 정리하고, 바이어스 파워와 가스 유량비를 후보 변수로 두되 한 번에 모든 조건을 바꾸지 않겠습니다. 기존 경험에서는 웨이퍼 25매 단위로 조합을 비교해 균일도와 프로파일의 균형을 찾았습니다. 새 구조도 측정 결과로 가설을 갱신하며 단계적으로 좁히겠습니다.

저는 청람메모리에서 TEG 웨이퍼 30매의 I-V를 측정해 누설전류 스펙을 확인하고, CD와 프로파일 결과를 나란히 비교했습니다. 형상이 개선돼도 전기적 특성이 스펙을 벗어나면 조건을 확정할 수 없다는 기준으로 검토했습니다. 반대로 전기적 결과만 양호하고 형상 균일도가 불안정한 경우에도 웨이퍼 간 편차와 반복성을 확인해야 한다고 판단합니다. 실제 조건 선정에서는 형상 지표와 누설전류가 함께 기준을 만족하는지를 중심으로 적용 여부를 판단했습니다. 이 절차로 공정 형상과 전기적 결과를 함께 검증해 수율을 82%에서 91%로 높였습니다. 서로 다른 지표를 같은 기준표에서 비교하는 습관을 익혔습니다.

저는 청람메모리에서 양산 전 게이트 산화막 신뢰성을 검토할 때, 한 온도와 한 전압만으로는 열화 경향을 비교하기 어렵다고 판단했습니다. 그래서 온도 3조건과 전압 4조건을 조합해 TDDB 평가를 계획하고, 웨이퍼 40매에서 조건별 열화 데이터를 수집하도록 구성했습니다. 결과는 조건별 파괴 경향과 수명 예측 자료로 정리해 양산 전 검토에 사용했습니다. HCI와 BTI 데이터도 함께 정리해 스트레스 조건에 따른 열화 양상을 비교했습니다. 이 결과를 단일 지표로 과장하지 않고 검토 근거로 연결했습니다. 여러 스트레스 조건을 함께 봐야 공정 변경의 신뢰성 영향을 놓치지 않는다는 점을 배웠습니다.

저는 청람메모리에서 비트 불량이 발생했을 때 SEM 단면으로 불량 위치의 식각 프로파일을 관찰하고, 전기적 불량 분포와 위치가 대응하는지 비교했습니다. 단면에서 확인한 형상 차이는 관찰 결과로 두고, 그것만으로 인과관계를 확정하지 않도록 전기적 패턴과 여러 위치의 단면을 함께 검토했습니다. TEM 분석이 필요하다면 먼저 SEM과 전기적 결과로 남는 질문을 좁히고, 계면이나 미세 구조를 확인해야 하는 위치와 비교 대상을 정해 분석 범위를 설정하겠습니다. SEM 분석 후 공정·설계팀과 관리 조건을 정리했고, 후속 3개월 동안 동일 불량은 0건이었습니다. 분석 장비의 해상도보다 질문과 증거를 맞추는 일이 중요하다고 배웠습니다.

저는 원자층 식각을 직접 개발한 경험은 없습니다. 가장 가까운 경험은 청람메모리에서 DRAM 커패시터 스토리지 노드 고종횡비 건식 식각 조건을 재설계한 일입니다. 바이어스 파워와 가스 유량비 조합을 웨이퍼 25매 단위로 비교하고, CD 균일도와 프로파일을 확인한 뒤 TEG 30매의 I-V로 누설전류 스펙을 검증해 수율을 82%에서 91%로 개선했습니다. 입사 후 첫 3개월에는 기존 식각 조건과 불량 이력을 익히고, 다음 3개월에는 담당 단계의 DOE와 평가 결과를 연결해 조건 판단 근거를 쌓겠습니다.

저는 EUV 패터닝과 연계한 식각 조건을 직접 다룬 경험은 없습니다. 다온반도체에서는 폴리실리콘 게이트 식각의 엔드포인트 검출 조건을 대상으로 TEG 20매 단위 DOE를 진행하고 후보 8종을 비교해 최적 조건 1건을 선정했습니다. C-V 결과까지 함께 검토해 식각 결과와 계면 특성을 연결했고, 수율을 76%에서 84%로 개선했습니다. 이 경험을 바탕으로 입사 후 첫 3개월 동안 패터닝 결과와 식각 단계의 기존 조건·불량 이력을 익히겠습니다. 이후 6개월 안에 담당 단계의 DOE에서 패턴 상태와 CD, 전기적 결과를 함께 비교해 연계 조건 판단 역량을 쌓겠습니다.

저는 청람메모리에서 식각 조건 변경 후 비트 불량이 나타났을 때, 팀별 추정부터 맞추기보다 같은 자료를 놓고 논점을 정리했습니다. 불량이 발생한 위치와 전기적 패턴을 정리한 뒤 정상·불량 위치의 SEM 단면을 비교해 프로파일 차이를 공유했습니다. 관찰된 차이와 원인 가설을 구분해 공정팀에는 조건 관리 항목으로, 설계팀에는 확인할 전기적 패턴으로 정리해 전달했습니다. 그 결과 공정 변경 후 확인해야 할 기준을 문서에 반영했고, 후속 3개월간 동일 불량은 0건이었습니다. 부서 간 협업에서는 결론을 먼저 주장하기보다 공통 데이터와 검증 항목을 맞추는 것이 중요하다고 배웠습니다.

저는 다온반도체에서 신규 구조 후보 3종의 TCAD I-V 결과와 TEG 실측값이 맞지 않았을 때, 모델을 바로 조정하기보다 비교 기준부터 확인했습니다. 동일한 바이어스 구간과 측정 항목으로 데이터를 맞춘 뒤 반복적으로 차이가 나타나는 구간을 찾고, 입력값과 경계 조건을 우선 점검했습니다. 보정한 모델은 실측 데이터에 다시 대조해 오차율이 15%에서 6%로 줄었는지 확인했습니다. 설계팀에는 개선된 결과와 함께 검증한 조건 범위를 월 1회 공유했고, 확인하지 않은 구조나 동작 영역까지 일반화하지 않았습니다. 모델의 개선 수치뿐 아니라 적용 범위를 명확히 전달해야 신뢰를 얻는다는 점을 배웠습니다.