반도체·전자소자 연구원 이력서 예시

반도체 소자 공정 연구개발을 6년째 담당하고 있는 이건우입니다. 석사 과정에서 반도체 공정을 전공한 뒤, 다온반도체에서 3년간 로직 소자의 폴리실리콘 게이트 식각 공정과 TCAD 기반 소자 특성 검토를 수행하였습니다. 현재는 청람메모리 DRAM 공정개발팀에서 커패시터 스토리지 노드 고종횡비 식각 조건과 양산 전 신뢰성 평가를 맡고 있습니다. 식각 조건 설계에 그치지 않고 TEG 웨이퍼의 I-V·C-V 측정, TDDB·HCI·BTI 평가, SEM 단면 분석까지 연결하면서 공정 변경이 소자 특성과 수율에 미치는 영향을 확인해왔습니다. 공정 조건을 정할 때는 단일 측정값보다 공정 균일도와 전기적 특성, 신뢰성 결과를 함께 비교하는 방식을 택했습니다. 청람메모리에서는 기존 DRAM 커패시터 스토리지 노드 식각 조건의 한계를 확인한 뒤 바이어스 파워와 가스 유량비를 재설계하였고, 웨이퍼 25매 단위로 CD 균일도와 식각 프로파일 기울기를 검증했습니다. 이후 TEG 웨이퍼 30매의 I-V 측정으로 누설전류 스펙을 확인하면서 해당 모듈 수율을 82%에서 91%로 개선하였고, 변경 내용을 공정 표준서에 반영하였습니다. 신뢰성 평가에서는 온도 3조건과 전압 4조건의 TDDB 시험을 웨이퍼 40매 대상으로 설계하고 HCI·BTI 데이터를 함께 정리했습니다. 문제가 발생했을 때는 추측보다 측정 결과와 단면 분석을 우선해 원인을 좁히는 공정개발자입니다. [핵심 역량] - DRAM 커패시터 스토리지 노드 고종횡비 식각 조건 설계 - 웨이퍼 단위 CD 균일도·식각 프로파일 검증 - I-V·C-V 기반 전기적 특성 평가 - TDDB·HCI·BTI 신뢰성 시험 설계 - TCAD 시뮬레이션과 TEG 실측 데이터 비교

로직과 DRAM 소자의 식각 공정 개발을 담당하며, 공정 조건의 작은 변화가 소자 특성·수율·신뢰성에 미치는 영향을 확인해왔습니다. 특히 DRAM 커패시터 스토리지 노드의 고종횡비 식각 조건을 재설계하면서, CD 균일도와 식각 프로파일을 웨이퍼 단위로 비교하고 I-V 측정으로 누설전류 스펙을 검증했습니다. 공정 프로파일이 양호해도 소자 성능 저하나 불량으로 이어질 수 있기에, 식각 결과와 전기적 특성 및 수율을 함께 확인했습니다. 그 결과 해당 모듈 수율을 82%에서 91%로 개선했고, 변경 조건을 사내 공정 표준서에 반영했습니다. 가장 큰 변화는 신뢰성 평가까지 직접 연결해 원인을 확인한 경험에서 시작되었습니다. 식각 조건 변경 후 비트 불량 패턴이 발생했을 때 SEM 단면 분석으로 원인을 규명하고, 공정·설계팀과 재발 방지 조건을 정리하여 3개월간 동일 불량 재발 0건을 확인했습니다. 다온반도체에서는 폴리실리콘 게이트 식각의 엔드포인트 검출 조건을 다시 수립하고, TEG 20매 단위의 DOE로 후보 조건 8종을 비교해 최적 조건 1건을 선정했습니다. 또한 신규 소자 구조 후보 3종의 TCAD 결과와 TEG 실측값을 비교하여 모델 오차율을 15%에서 6%로 줄였습니다. 고종횡비 식각, 전기적 특성 측정, 신뢰성 시험, 시뮬레이션 결과 비교를 한 흐름으로 연결한 경험은 개발 초기 조건의 판단 근거를 데이터로 남기는 업무에 기여할 계획입니다.

국가연구개발과제에서 저유전율 스페이서 식각 조건을 담당하며, 관련 기술로 특허 1건을 공동 출원했습니다. 연구와 양산 공정의 조건 변경 이력과 판단 근거를 표준서와 보고서로 정리해, 후속 검토가 원활하게 이루어지도록 기록을 남겨왔습니다. 실험 결과를 해석할 때는 측정 조건과 비교 기준을 먼저 확인했고, 단일 지표에만 의존하지 않고 다각도로 분석했습니다. 다온반도체 재직 당시 소자 설계팀에 TCAD 시뮬레이션 리포트를 월 1회 공유하면서, 공정 조건과 소자 특성을 긴밀하게 연결해 논의하는 경험을 쌓았습니다. 반도체설계기사와 6시그마 그린벨트 자격을 보유하고 있습니다.