연구개발 이력서 양식 예시

반도체 소자 공정 연구개발 분야에서 6년간 식각 공정 최적화와 전기적 특성 평가를 수행해 온 이건우입니다. 석사 과정부터 로직 및 DRAM 소자의 식각 공정 개발에 집중하면서, 공정 변수와 소자 신뢰성 사이의 상관관계를 데이터로 규명하는 데 주력했습니다. 다온반도체와 청람메모리를 거치며 공정 조건 설계부터 TEG 웨이퍼 검증, 불량 원인 분석까지 공정 개발의 전 과정을 실무적으로 경험했습니다. 가장 큰 변화는 협업 과정에서 나타났습니다. 공정 조건을 변경하는 데 그치지 않고, 설계팀 및 분석팀과 TCAD 시뮬레이션 결과와 실측 데이터를 공유하면서 협업하는 방식을 고수했습니다. 공정 변경이 수율과 신뢰성에 미치는 영향을 I-V·C-V 측정 및 TDDB 가속수명시험으로 추적했고, 이러한 근거 중심의 접근은 공정 안정성을 확보하는 핵심 기준이 되었습니다. 현장에서 마주하는 변수를 데이터로 해석하고, 이를 표준화된 공정 조건으로 정립하는 과정에서 성취를 느꼈습니다. [핵심 역량] - DRAM 커패시터 스토리지 노드 고종횡비 식각 공정 개발 - 로직 소자 게이트 식각 조건 설계 및 엔드포인트 검출 최적화 - TDDB, HCI, BTI 등 소자 신뢰성 평가 및 가속수명시험 설계 - TCAD 시뮬레이션 기반 소자 특성 모델 보정 - 공정 변경 이력 및 불량 원인 분석 보고서 작성

안정화된 양산 라인에서 공정 조건을 최적화하며 수율을 개선하는 동안, 공정 개발 초기 단계부터 신뢰성 이슈를 예측하고 반영하는 역할의 중요성을 체감했습니다. 메모리 소자의 미세화가 가속화되면서 식각 공정의 정밀도가 소자 성능을 결정짓는 비중이 커졌습니다. 이는 공정 담당자가 설계 단계부터 깊이 있게 관여해야 함을 의미합니다. 고종횡비 식각과 신뢰성 평가를 병행하며 쌓아온 실무 경험을 바탕으로, 차세대 소자 구조 검토 단계에서부터 공정 안정성을 선제적으로 확보하는 역할을 수행하려 합니다. 청람메모리에서 커패시터 식각 조건을 재설계하여 모듈 수율을 82%에서 91%로 개선했고, 이 과정에서 공정 변수가 소자 전기적 특성에 미치는 영향을 정밀하게 제어하는 법을 배웠습니다. 다온반도체 재직 당시 TCAD 시뮬레이션과 실측값의 오차율을 15%에서 6%로 줄이며 설계팀과 소통했는데, 이는 공정 개발이 소자 설계와 긴밀히 연결되어야 함을 확인한 사례입니다. 이러한 경험을 토대로 한결세미콘의 공정 개발 프로세스에서 신뢰성 이슈를 최소화하고 최적의 공정 마진을 확보하는 것을 목표로 합니다.

국가연구개발과제에 참여연구원으로 합류하여 저유전율 스페이서 식각 조건 파트를 담당했고, 그 과정에서 특허 1건을 공동 출원했습니다. 공정 조건을 변경할 때마다 발생하는 모든 이력과 근거는 사내 표준서와 보고서로 상세히 정리하여 자산화하는 것을 원칙으로 삼고 있습니다. 현장에서 문제가 발생하면 막연한 추측에 의존하기보다 TEG 측정 데이터를 우선적으로 확인하며 객관적인 원인을 규명합니다. 이후 후속 공정에서 동일한 불량이 재발하지 않도록 재발 방지 조건을 설계팀과 공유하면서, 긴밀한 협업 방식을 실천하고 있습니다.