이 자리가 왜 생겼을까요
반기보고서는 2026년 연구개발 실적으로 321단 NAND를 적용한 Client향 PCIe Gen5 SSD 제품 개발을 마쳤다고 적었습니다. JD는 AI 시장이 빠르게 커지며 메모리 반도체의 고속 I/O 성능에 대한 요구가 늘고 있고, 그래서 High-Speed/High-Bandwidth 설계 기술이 더 중요해졌다고 조직을 소개합니다. SerDes나 고속 I/O 회로를 설계하고 신호 품질을 평가해 본 경험이 있다면, 데이터 속도와 전력을 함께 개선한 과제가 지원서의 중심이 됩니다.
SK하이닉스가 지금 어떤 사업에 집중하고 있는지는 SK하이닉스 채용 분석에서 이어서 볼 수 있습니다.
1하게 될 업무
메모리 내부 고속 동작을 위한 Data SerDes 구조를 개발하고 저전력 Write/Read Data path 설계 기술을 개발합니다.
이렇게 볼 수 있어요
조직 소개는 AI 시장 성장으로 메모리의 고속 I/O 요구가 커졌다고 적었고, 이 업무는 그 속도를 메모리 안쪽 Data path에서 낮은 전력으로 처리하는 일입니다. SerDes나 Data path를 설계해 봤다면 속도를 올리며 전력을 어떻게 관리했는지가 이 업무와 바로 맞물립니다.
I/O Interface의 동작 속도와 고속 신호 전송 품질을 개선하기 위해 RX, TX, ZQ, ODT, DCC(Duty cycle corrector) 등의 설계 IP를 개발합니다.
이렇게 볼 수 있어요
RX·TX·DCC는 자격 요건에도 이름이 있고 ZQ·ODT는 업무에만 있어, 앞의 셋은 지원 전에 갖춰야 할 쪽이고 뒤의 둘은 입사 뒤 함께 맡을 블록입니다. ZQ나 ODT까지 설계해 봤다면 그 경험은 자격 요건 밖의 업무 범위까지 다뤄 본 경력입니다.
2자격 요건
반도체/전자/전기 공학 계열 전문 지식을 갖추고 경력 2년 이상이어야 합니다. 박사는 경력과 관계없이 지원할 수 있습니다.
이렇게 볼 수 있어요
박사는 경력과 관계없이 지원할 수 있다고 적혀 있어, 업무의 SerDes·I/O IP 같은 요소 기술 개발을 박사 과정의 연구 경험과 잇는 조건으로 이해할 수 있습니다. 다만 공고 본문의 공통 자격에는 유관 경력 2년 이상이 따로 있어, 경력 없이 박사 학위로 지원한다면 두 문구가 어떻게 적용되는지 공고별 Q&A로 확인해 두는 편이 안전합니다.
고속/저전력 Data serial/deserialization 기술 개발 역량이 필요합니다.
이렇게 볼 수 있어요
조직 소개가 '핵심 요소 기술'을 개발한다고 적었고 이 역량도 '기술 개발'로 적혀, 제품 회로 설계에 더해 다음 세대 SerDes 구조를 연구·개발한 경험이 이 항목과 연결됩니다. 업무의 저전력 Data path 설계와도 같은 기술이어서, 속도와 전력을 함께 다룬 과제가 업무와 자격을 한 번에 설명합니다.
고속 IO Interface용 Receiver, Transmitter, Duty cycle corrector를 설계하고 signal integrity를 평가하는 역량을 요구합니다.
이렇게 볼 수 있어요
signal integrity 평가가 회로 설계자의 자격 요건에 들어 있어, 설계한 I/O 회로의 신호 품질을 직접 확인하는 데까지 맡습니다. 같은 공고에 SI/PI 전담 JD가 따로 있지만 이 직무는 회로 블록 단위의 신호 품질을 설계자가 평가하는 쪽이고, 아이 다이어그램이나 지터 같은 지표로 블록을 평가해 본 경험이 이 항목과 이어집니다.
병역을 마쳤거나 면제됐고 해외 여행에 결격 사유가 없어야 합니다. 군 복무 중이라면 공고에 적힌 '26년 11월 31일 이전 전역 예정자'여야 합니다.
이렇게 볼 수 있어요
군 복무 중인 지원자에게는 전역 예정일이 지원 조건입니다. 공고에 적힌 11월 31일은 달력에 없는 날짜여서, 11월 말 전역 예정자는 공고별 Q&A로 기준일을 확인해 두는 편이 안전합니다. 이 문구는 출장 여부보다, 형사재판을 받고 있거나 출국금지·여권 발급 제한으로 법적으로 출국할 수 없는 사정이 있는지를 우회적으로 확인하는 데 흔히 쓰입니다.
3우대 사항
Memory Write/Read Data path 설계 경험을 우대합니다.
이렇게 볼 수 있어요
업무의 저전력 Write/Read Data path가 우대 사항에서는 메모리 제품의 설계 경험으로 다시 나와, 입사 뒤 맡을 Data path를 메모리 안에서 이미 설계해 본 경력과 이어지는 우대로 볼 수 있습니다. 다른 칩의 Data path 경험은 자격 요건 쪽에서, 메모리 제품 경험은 이 우대 항목에서 연결됩니다.
Memory(DRAM/NAND) High-speed IO Interface 설계 경험을 우대합니다.
이렇게 볼 수 있어요
우대 사항에 DRAM과 NAND가 함께 적혀 있어, NAND 조직이지만 DRAM의 고속 I/O 설계 경험도 이 우대의 대상입니다. DRAM I/O 경험이라면 그 인터페이스 속도와 블록 종류가 업무에 적힌 RX·TX·ZQ·ODT·DCC 가운데 무엇에 대응하는지를 밝힐 때 업무와의 연결이 드러납니다.
Global Tech 회사들과 협업할 수 있도록 영어에 능통한 사람을 우대합니다.
이렇게 볼 수 있어요
협업 상대를 고객이 아니라 'Global Tech 회사들'로 적어, 영어가 쓰이는 곳은 고속 I/O 기술을 외부 기술 회사와 맞추는 협업과 이어지는 것으로 이해할 수 있습니다. 해외 기술 회사와 인터페이스 사양이나 측정 결과를 영어로 논의해 본 경험을 이 항목의 예로 들 수 있습니다.
Agentic AI 활용 역량을 우대합니다.
이렇게 볼 수 있어요
Talent Hub의 일하는 방식 AI Driven에는 'AI로 일하는 것은 즐기고, 판단은 내가 한다'는 문장이 있어, 이 우대 항목도 설계 판단은 사람이 하고 반복 작업을 AI 에이전트에 맡기는 방식과 이어집니다. 시뮬레이션 설정이나 결과 정리를 AI 에이전트로 돌려 본 경험이 있다면 어떤 판단을 직접 했는지까지 함께 설명할 수 있습니다.
4기타 사항
- 게시일 : 2026년 10월 21일
- 고용형태 : 정규직
- 근무지 : 이천
- 경력 조건 : 경력 2년 이상(박사는 경력 무관)
- 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.
공고 밖에서 찾은 참고 정보
회사가 이 공고에 요건으로 적은 내용은 아닙니다. 공고에 짧게 적힌 업무와 요건이 무엇을 가리키는지 회사 자료와 공개 자료로 확인할 수 있습니다.
설계 업무는 회로 설계, 배치 설계, 검증 세 단계로 이뤄집니다
DRAM 설계팀과 NAND 설계팀 TL이 함께 나온 SK하이닉스 직무 인터뷰는 실무 설계가 회로 설계(Schematic), 배치 설계(Layout), 검증(Verification) 세 단계로 완성된다고 설명합니다. 회로 설계가 기능을 정의하면 배치 설계가 이를 물리적 구조로 옮기고, 검증 단계에서 시뮬레이션으로 동작을 점검합니다.
이렇게 볼 수 있어요
인터뷰가 설명한 세 단계 가운데 업무 설명에 이름이 나온 것은 회로(SerDes, RX·TX 같은 IP)이고, 자격 요건의 signal integrity 평가는 검증 단계 쪽 일입니다. SerDes나 I/O 회로를 다뤄 봤다면 Schematic 설계와 Layout, 시뮬레이션 검증 가운데 직접 맡은 단계가 어디였는지가 이 직무 범위와 맞춰 볼 정보입니다.
회로 설계에는 요소 기술 개발과 수율 개선까지 들어갑니다
같은 인터뷰는 회로 설계 업무에 선행 기술 연구, 제품 회로 설계, 회로 분석과 검증, 경쟁사 분석, 수율 향상과 개발 방식 개선, 미래 제품을 위한 요소 기술 개발이 모두 들어간다고 적었습니다.
이렇게 볼 수 있어요
인터뷰가 든 범위는 선행 연구에서 수율 향상까지 넓지만, 이 JD의 업무 두 가지는 SerDes 구조와 I/O IP 개발로 요소 기술 쪽에 모여 있습니다. 제품 양산 지원보다 다음 세대 회로를 먼저 개발해 본 경험이 이 JD의 업무와 더 직접 맞물립니다.
인터페이스 회로는 고속 특성과 신호·전력 열화 사이에서 균형을 찾습니다
같은 인터뷰에서 DRAM 설계팀 TL은 '고성능/저전력/집적화'라는 상반된 조건 사이에서 해법을 찾는 것이 가장 어렵고, 특히 인터페이스 회로는 신호와 전력 열화를 줄이면서 고속 특성을 확보하는 배치 설계가 필요해 난이도가 높다고 말했습니다.
이렇게 볼 수 있어요
DRAM 설계팀의 설명이고, 이 JD에도 RX, TX, DCC 같은 I/O 회로가 업무로 적혀 있습니다. 인터뷰가 어려움으로 든 것이 배치 설계에서 신호와 전력 열화를 줄이는 일이라, I/O 회로를 Layout 단계까지 따라가 열화를 줄여 본 경험을 그 설명에 대한 사례로 꺼낼 수 있습니다.
전형과 지원
SK하이닉스 경력 공고는 SK그룹 채용 사이트 SK Careers에서 지원합니다. 월간 hy-way는 공고 하나에 여러 직무의 JD를 PDF로 붙여 올리고, 지원할 때는 JD에 적힌 직무명으로 지원합니다.
서류, SKCT, 면접, 건강검진 순입니다
10월 월간 hy-way 공고는 서류 지원, SKCT, 면접, 건강검진 순입니다. SKCT는 온라인으로 심층 검사만 보고, 응시일 기준 4개월 안에 SKCT를 본 이력이 있으면 앞선 점수로 대신한다고 적었습니다. 면접은 직무에 따라 1차와 2차로 나눠 보거나 한 번에 통합해 볼 수 있습니다.
이렇게 볼 수 있어요
응시일 기준 4개월 안에 SKCT를 본 이력이 있다면 그 점수로 대신하므로 지원 전에 마지막 응시일을 확인해야 합니다. 면접 방식은 회사가 따로 안내한다고 적었으니 안내를 받은 뒤 준비 범위를 정해도 늦지 않습니다.
지원한 뒤에는 직무를 바꿀 수 없습니다
공고는 지원을 마친 뒤에는 직무를 바꿀 수 없고 SK하이닉스 안의 다른 채용과 중복 지원할 수 없다고 적었습니다. 지원 화면의 직무 분류와 JD의 직무명이 다르면 JD 직무명으로 지원하라고 안내합니다.
이렇게 볼 수 있어요
JD가 15쪽이라 비슷한 직무가 나란히 있습니다(HBM Digital Design 다섯 갈래, 회로설계 두 갈래 등). 지원 화면의 직무 목록은 14개로, DRAM Digital Design은 화면에서 한 직무이고 JD만 Front-end와 Back-end 두 쪽으로 나뉩니다. 지원한 뒤에는 직무를 고칠 수 없으므로 JD의 업무와 자격 요건을 비교한 뒤에 지원 직무를 정하는 편이 낫습니다.
경력 채용에는 레퍼런스 체크와 처우 협상이 있습니다
Talent Hub의 채용 절차는 서류전형, SKCT 및 A!SK 전형, 면접전형, 최종 합격 및 입사 순이고, 경력의 경우 레퍼런스 체크와 처우 협상이 진행된다고 적었습니다. A!SK는 대면 면접에 앞서 보는 비대면 영상 인터뷰입니다.
이렇게 볼 수 있어요
최종 합격 전에 레퍼런스 체크가 있으므로 함께 일했던 동료나 상사 가운데 연락할 수 있는 사람을 미리 정해 두면 일정이 늦어지지 않습니다. A!SK는 이번 공고 본문에는 없으니 공고마다 확인해야 합니다.
월간 hy-way는 매달 새 공고로 올라옵니다
Talent Hub는 월간 hy-way를 '매월, 새로운 공고와 원하는 포지션을 미리 알고 준비할 수 있는' 채용이라고 소개하고, 앞으로 모집할 직무도 미리 확인할 수 있다고 적었습니다.
이렇게 볼 수 있어요
이번 달 공고는 11월 2일 오후 5시에 마감합니다. 원하는 직무가 이번 JD에 없거나 준비가 덜 됐다면 Talent Hub에서 다음 달 모집 직무를 먼저 확인하고 준비할 수 있습니다.
지원 전 준비할 것
- 1
두 역량 대응
자격 요건 두 가지가 모두 필요하므로 SerDes 개발과 I/O 회로 설계 각각에 근거 과제를 하나씩 정리합니다.
- 2
설계 블록 목록
설계해 본 I/O 블록(RX, TX, ZQ, ODT, DCC)을 원문 이름 그대로 적고, 블록마다 속도와 평가 결과를 붙여 두세요.
- 3
경력 조건 확인
박사라면 경력 조건이 없고, 그 밖에는 경력 2년 이상입니다. 학위 과정의 연구가 고속 회로와 이어진다면 함께 적어 두세요.