이 자리가 왜 생겼을까요
SK하이닉스는 2026년 6월 엔비디아와 AI 팩토리용 차세대 메모리를 공동 개발하는 장기 기술 파트너십을 맺었다고 밝혔습니다. JD는 이 조직이 Custom HBM Base-Die Architecture를 연구하고 그 위에서 Host, Chiplet Interface, DRAM Controller/PHY IP를 묶는 Full-Chip Design을 한다고 소개합니다. 여러 IP를 하나의 SoC로 통합하고 Chiplet Interface를 다뤄 본 경험이 있다면 통합한 IP의 종류와 수를 밝혀 Full-Chip Design 경력을 보여 줄 수 있습니다.
SK하이닉스가 지금 어떤 사업에 집중하고 있는지는 SK하이닉스 채용 분석에서 이어서 볼 수 있습니다.
1하게 될 업무
H/W Description Language(Verilog, VHDL) 기반으로 Digital Logic IP/SoC를 개발합니다.
이렇게 볼 수 있어요
조직 소개가 CHBM에 들어가는 IP로 Host·Chiplet Interface, DRAM Controller/PHY, Logic·Analog IP를 들어, HDL로 개발하는 Digital Logic IP는 이 가운데 디지털 쪽 IP입니다. 다뤄 본 IP가 이 목록 가운데 무엇과 같은 종류인지가 업무와 직접 연결되는 정보입니다.
In-house 및 3rd Party IP와 Subsystem을 바탕으로 Fullchip Design을 하고 Chiplet을 바탕으로 Physical을 고려한 Subsystem·Full-Chip Design(Package bump, probe-pad 등, Synthesis)도 맡습니다.
이렇게 볼 수 있어요
Package bump와 probe-pad까지 고려하는 Full-Chip Design이라, RTL 통합만이 아니라 패키지와 테스트 패드 배치를 함께 정하는 일입니다. Chiplet 기반 칩을 통합해 본 경험이 있다면 패키지 조건이 설계에 준 제약을 어떻게 반영했는지가 이 업무와 맞물리는 이야기입니다.
Chiplet Interface PHY/Link/Protocol IP(UCIe, OpenHBI, BoW 등), Off-chip Interface PHY/Link/Transaction IP(PCIe, CXL, USB, MIPI 등), DRAM Controller/PHY IP(LPDDR, DDR, GDDR, HBM)를 통합하고 검증합니다.
이렇게 볼 수 있어요
세 Interface 묶음은 자격 요건의 Off-chip·Chiplet Interface 항목과 Media Controller(NAND, DRAM) 항목에 대응합니다. 다뤄 본 프로토콜이 UCIe·PCIe 같은 Interface 쪽인지 LPDDR·HBM 같은 메모리 쪽인지에 따라 업무와 자격에서 이어지는 항목이 다릅니다.
RAS 요구사항을 분석해 정책을 세우고 Hardware IP나 Firmware를 개발·검증합니다.
이렇게 볼 수 있어요
자격 요건에도 Memory·System Level RAS 정책 수립이 항목으로 있어, RAS는 정책을 정하는 데서 Hardware·Firmware 구현과 검증까지 이어지는 일입니다. 메모리 컨트롤러에서 ECC나 오류 보고 기능을 다뤄 봤다면 이 업무와 자격 항목을 함께 설명하는 경력입니다.
SoC와 Digital Logic Verification 환경, Verification IP를 개발하고 검증하며, Fullchip·Subsystem·IP 구동과 검증을 위한 Test Firmware(ARM, RISC-V 등)를 개발합니다.
이렇게 볼 수 있어요
Test Firmware(ARM, RISC-V 등)는 Fullchip·Subsystem·IP를 구동하는 데 쓰여, Silicon Chip Level Validation 업무를 함께 받칩니다. IP 구동 코드를 직접 써 본 하드웨어 엔지니어라면 그 경험이 이 업무의 Test Firmware 개발과 바로 연결됩니다.
Silicon Chip Level Verification과 Validation을 합니다.
이렇게 볼 수 있어요
Architecture 업무에 Debug와 DFT가 들어 있어, 실리콘 검증은 설계 단계에서 넣어 둔 디버그 구조로 문제를 찾는 일과 맞물립니다. Post-silicon에서 디버그 구조를 써서 원인을 찾아 본 경험이 있다면 Architecture 업무와 이 업무를 한 사례로 설명할 수 있습니다.
Subsystem과 FullChip Architecture(Power/Debug/Security/DFT)를 다룹니다.
이렇게 볼 수 있어요
Power·Security·DFT는 자격 요건에 각각 설계 항목(Clock/Reset & Power Control, Security 시나리오, DFT Logic)이 있어, 셋 가운데 하나를 깊게 맡아 본 경력도 Architecture 업무와 연결됩니다. 조직 소개가 Custom HBM Base-Die Architecture 연구를 첫머리에 든 만큼, 맡은 영역을 칩 전체 구조 안에서 설명할 수 있는지가 이어지는 부분입니다.
2자격 요건
반도체/전자/전기/물리/컴퓨터 등 공학 계열 전문 지식을 갖춰야 합니다.
이렇게 볼 수 있어요
업무에 Test Firmware(ARM, RISC-V) 개발과 Verification IP 개발이 함께 있어, 전공 목록 끝의 컴퓨터 계열은 이런 소프트웨어 쪽 업무와 이어지는 조건으로 볼 수 있습니다. 컴퓨터 공학 전공자라면 HDL 설계나 Firmware처럼 전공과 업무가 만나는 과제를 꺼내 보일 수 있습니다.
다음 역량·경험 분야에서 쌓은 경력 5년 이상을 요구합니다: HDL 기반 Digital Logic IP 혹은 Fullchip 설계 및 검증 · IP/System Modeling을 통한 Performance, Power & Area Estimation · Off-chip/Chiplet Interface PHY/Link Layer 설계, IP Integration 및 검증/평가 · Media Controller(NAND, DRAM) 설계 혹은 IP Integration 및 검증/평가 · SoC 해킹 방지 Security 시나리오(Secure Boot, Trust Zone, Attack Detect) 구현 · Memory 및 System Level RAS 정책 수립 및 설계/검증/평가 · System-level Clock/Reset & Power Control Logic 설계 및 평가 · SoC 내 Analog IP Integration 및 DFT Logic 설계 · On-Chip Interconnector(AMBA Bus, NoC 등) 설계 · Subsystem 및 FullChip Architecture 설계.
이렇게 볼 수 있어요
열 분야는 업무 목록과 하나씩 이어져, 이 조직의 일 전체가 경력 분야로 다시 적힌 셈입니다. 5년은 그 가운데 여러 영역을 오가며 SoC를 만들어 본 기간과 연결되는 조건으로 해석됩니다. 한 분야에 오래 있었다면 그 분야와 이어지는 업무(Media Controller라면 DRAM Controller/PHY 통합)를 중심으로 연관을 보여 줄 수 있습니다.
병역을 마쳤거나 면제됐고 해외 여행에 결격 사유가 없어야 합니다. 군 복무 중이라면 공고에 적힌 '26년 11월 31일 이전 전역 예정자'여야 합니다.
이렇게 볼 수 있어요
군 복무 중인 지원자에게는 전역 예정일이 지원 조건입니다. 공고에 적힌 11월 31일은 달력에 없는 날짜여서, 11월 말 전역 예정자는 공고별 Q&A로 기준일을 확인해 두는 편이 안전합니다. 이 문구는 출장 여부보다, 형사재판을 받고 있거나 출국금지·여권 발급 제한으로 법적으로 출국할 수 없는 사정이 있는지를 우회적으로 확인하는 데 흔히 쓰입니다.
4기타 사항
- 게시일 : 2026년 10월 21일
- 고용형태 : 정규직
- 근무지 : 이천
- 경력 조건 : 경력 5년 이상
- 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.
전형과 지원
SK하이닉스 경력 공고는 SK그룹 채용 사이트 SK Careers에서 지원합니다. 월간 hy-way는 공고 하나에 여러 직무의 JD를 PDF로 붙여 올리고, 지원할 때는 JD에 적힌 직무명으로 지원합니다.
서류, SKCT, 면접, 건강검진 순입니다
10월 월간 hy-way 공고는 서류 지원, SKCT, 면접, 건강검진 순입니다. SKCT는 온라인으로 심층 검사만 보고, 응시일 기준 4개월 안에 SKCT를 본 이력이 있으면 앞선 점수로 대신한다고 적었습니다. 면접은 직무에 따라 1차와 2차로 나눠 보거나 한 번에 통합해 볼 수 있습니다.
이렇게 볼 수 있어요
응시일 기준 4개월 안에 SKCT를 본 이력이 있다면 그 점수로 대신하므로 지원 전에 마지막 응시일을 확인해야 합니다. 면접 방식은 회사가 따로 안내한다고 적었으니 안내를 받은 뒤 준비 범위를 정해도 늦지 않습니다.
지원한 뒤에는 직무를 바꿀 수 없습니다
공고는 지원을 마친 뒤에는 직무를 바꿀 수 없고 SK하이닉스 안의 다른 채용과 중복 지원할 수 없다고 적었습니다. 지원 화면의 직무 분류와 JD의 직무명이 다르면 JD 직무명으로 지원하라고 안내합니다.
이렇게 볼 수 있어요
JD가 15쪽이라 비슷한 직무가 나란히 있습니다(HBM Digital Design 다섯 갈래, 회로설계 두 갈래 등). 지원 화면의 직무 목록은 14개로, DRAM Digital Design은 화면에서 한 직무이고 JD만 Front-end와 Back-end 두 쪽으로 나뉩니다. 지원한 뒤에는 직무를 고칠 수 없으므로 JD의 업무와 자격 요건을 비교한 뒤에 지원 직무를 정하는 편이 낫습니다.
경력 채용에는 레퍼런스 체크와 처우 협상이 있습니다
Talent Hub의 채용 절차는 서류전형, SKCT 및 A!SK 전형, 면접전형, 최종 합격 및 입사 순이고, 경력의 경우 레퍼런스 체크와 처우 협상이 진행된다고 적었습니다. A!SK는 대면 면접에 앞서 보는 비대면 영상 인터뷰입니다.
이렇게 볼 수 있어요
최종 합격 전에 레퍼런스 체크가 있으므로 함께 일했던 동료나 상사 가운데 연락할 수 있는 사람을 미리 정해 두면 일정이 늦어지지 않습니다. A!SK는 이번 공고 본문에는 없으니 공고마다 확인해야 합니다.
월간 hy-way는 매달 새 공고로 올라옵니다
Talent Hub는 월간 hy-way를 '매월, 새로운 공고와 원하는 포지션을 미리 알고 준비할 수 있는' 채용이라고 소개하고, 앞으로 모집할 직무도 미리 확인할 수 있다고 적었습니다.
이렇게 볼 수 있어요
이번 달 공고는 11월 2일 오후 5시에 마감합니다. 원하는 직무가 이번 JD에 없거나 준비가 덜 됐다면 Talent Hub에서 다음 달 모집 직무를 먼저 확인하고 준비할 수 있습니다.
지원 전 준비할 것
- 1
5년 경력을 분야별로 나누기
자격 요건의 열 가지 분야 가운데 내가 일한 분야와 기간을 표로 나눠 적습니다.
- 2
통합해 본 Interface 목록
다뤄 본 프로토콜(UCIe, PCIe, CXL, LPDDR 등)을 IP별로 정리하고 설계·통합·검증 가운데 어느 단계를 맡았는지 표시해 두세요.
- 3
Fullchip 구조 설명 연습
통합해 본 Fullchip 하나를 골라 블록 구조와 주요 Interface를 그림 한 장으로 설명할 수 있게 준비하세요.