[리벨리온] D2D/UCIe Solution Engineer 공고 분석

이 자리가 왜 생겼을까요

1하게 될 업무

• 미리 정의된 펌웨어를 바탕으로 D2D IP 펌웨어를 개발·유지하고, 리벨리온 SoC 환경에 맞게 customization, integration, optimization을 합니다.

  이렇게 볼 수 있어요

  이미 정의된 펌웨어를 회사 SoC에 맞게 바꾸고 통합하는 일입니다. 다른 팀이나 IP 공급사의 펌웨어를 받아 자기 칩에 옮겨 본 경험이 있다면 무엇을 바꿨는지 구체적으로 적으면 됩니다.

• 현 세대의 Python 기반 테스트 프로그램을 분석·평가해 핵심 기능 인사이트를 뽑고, 이를 SoC 펌웨어 구현과 검증 워크플로에 반영합니다.

  이렇게 볼 수 있어요

  지금 쓰고 있는 Python 테스트 프로그램이 출발점입니다. 테스트 코드를 읽고 그 동작을 펌웨어나 검증 절차로 옮겨 본 경험이 있다면 어떤 기능을 옮겼는지까지 적어야 합니다.

• pre-silicon(simulation, emulation)과 post-silicon(EVB)을 포함한 SoC 개발 전 단계에서 D2D 링크 bring-up과 검증을 합니다.

  이렇게 볼 수 있어요

  칩이 나오기 전의 시뮬레이션·에뮬레이션 환경부터 평가 보드까지 같은 링크를 계속 다룹니다. 두 환경에서 bring-up을 해 봤다면 단계마다 막혔던 지점을 나눠 소개할 수 있습니다.

• D2D 사양과 IP 문서를 분석·해석해 펌웨어 동작과 link training sequence가 올바르게 이뤄지도록 합니다.

  이렇게 볼 수 있어요

  사양서를 읽고 펌웨어 시퀀스로 옮기는 능력이 필요한 업무입니다. 표준 문서를 근거로 초기화 순서를 고쳐 본 사례가 이 업무와 가장 가깝습니다.

• 아키텍트·설계 파트와 협업해 PHY 초기화, link training, parameter exchange, error handling 같은 링크 단계 문제를 디버깅하고 해결합니다.

  이렇게 볼 수 있어요

  문제 원인이 펌웨어에 있는지 하드웨어에 있는지 함께 찾는 일입니다. 설계팀과 파형이나 로그를 같이 보며 링크 문제를 풀어 본 경험이 있다면 원인과 해결 방법을 한 사례로 정리해 두세요.

• 여러 구성과 차세대 리벨리온 SoC에 다시 쓸 수 있는 펌웨어 인프라를 만들고 유지합니다.

  이렇게 볼 수 있어요

  한 칩용 코드에서 끝내지 않고 다음 세대까지 쓰는 구조를 요구합니다. 설정만 바꿔 여러 칩이나 보드에 쓰도록 펌웨어를 정리해 본 경험이 있다면 공통으로 남긴 부분을 구체적으로 밝힐 수 있습니다.

2자격 요건

• embedded systems, device drivers 또는 system software 분야의 소프트웨어·펌웨어 엔지니어링 경력으로 석사 학위 신입은 2년 이상, 경력자는 5년 이상을 요구합니다.

  이렇게 볼 수 있어요

  원문은 '2+ years (entry-level with Master's degree) or 5+ years (experienced)'로 두 경우를 나눠 적었습니다. 세 분야의 경력이 모두 이 조건과 관련된 일이므로 bring-up과 펌웨어 디버깅에 가까운 일을 자세히 드러낼 수 있습니다.

• C/C++/Python 프로그래밍과 펌웨어 수준의 디버깅 능력이 필요합니다.

  이렇게 볼 수 있어요

  Python은 현 세대의 Python 기반 테스트 프로그램을 분석·평가하는 업무에 필요합니다. 디버깅 도구는 JTAG 같은 장비 경험이 우대 사항에 따로 있으니 써 본 도구 이름도 적어 둡니다.

• D2D/UCIe, SerDes/PHY, high-speed I/O 프로토콜 같은 하드웨어 사양을 공부하고 이해할 능력과 의지가 필요합니다.

  이렇게 볼 수 있어요

  요건이 경험이 아니라 '능력과 의지(Ability and willingness)'입니다. UCIe를 다뤄 보지 않았더라도 다른 고속 인터페이스 사양을 읽고 펌웨어로 옮긴 경험을 근거로 들 수 있습니다.

• architecture, design, validation에 걸친 cross-functional 팀에서 효과적으로 일할 커뮤니케이션 능력이 필요합니다.

  이렇게 볼 수 있어요

  업무 소개에도 아키텍처, 설계, 검증 팀과 긴밀히 협업한다고 적혀 있습니다. 다른 팀과 함께 문제를 찾아 해결한 과정은 Culture-fit 인터뷰에서도 꺼낼 사례가 됩니다.

3우대 사항

• silicon bring-up 경험(pre-silicon부터 post-silicon까지 최소 한 번의 tape-out 주기)을 우대합니다.

  이렇게 볼 수 있어요

  칩 한 세대를 처음부터 끝까지 겪어 본 경험입니다. 참여한 칩의 tape-out 시점과 bring-up에서 맡은 일을 이어서 적습니다.

• UCIe나 PCIe 같은 고속 interconnect 프로토콜에 익숙한 분을 우대합니다.

  이렇게 볼 수 있어요

  UCIe가 아니어도 PCIe가 우대 사항에 함께 적혀 있습니다. PCIe 링크 초기화나 training을 다뤄 봤다면 D2D 링크 문제를 다루는 데 바로 쓸 수 있는 경험입니다.

• 고속 SerDes와 관련된 analog/PHY 개념(equalization, link training, eye diagram 해석 등)을 아는 분을 우대합니다.

  이렇게 볼 수 있어요

  펌웨어 엔지니어에게 PHY 쪽 개념까지 기대합니다. eye diagram을 보며 equalization 설정을 조정해 본 경험이 있다면 결과를 수치로 제시할 수 있습니다.

• 실리콘 구현 흐름과 post-silicon 제품화 흐름(RTL → verification → synthesis → P&R → tape-out → bring-up → validation → characterization → qualification → production) 전반을 이해하는 분을 우대합니다.

  이렇게 볼 수 있어요

  칩 개발 전 과정 가운데 이 공고의 업무는 bring-up과 검증 쪽에 있습니다. 앞뒤 단계 팀과 일한 경험이 있다면 어떤 단계와 어떤 문제를 주고받았는지 소개할 수 있습니다.

• ARM Cortex-A/M 또는 RISC-V 플랫폼에서 RTOS나 bare-metal 펌웨어를 개발한 경험을 우대합니다.

  이렇게 볼 수 있어요

  같은 회사 Silicon Solution Engineer – BSP 공고도 Cortex-A/M과 RV32/64를 함께 적었습니다. 어떤 코어에서 어떤 펌웨어를 만들었는지 이름으로 밝혀 두면 됩니다.

• JTAG, logic analyzer, oscilloscope 같은 하드웨어 검증·디버깅 도구 경험을 우대합니다.

  이렇게 볼 수 있어요

  post-silicon 디버깅에 쓰는 도구들입니다. 보드에서 신호를 직접 측정해 문제를 찾은 사례가 있다면 쓴 도구와 함께 들 수 있습니다.

4기타 사항

• 게시일 : 2026년 5월 14일
• 고용형태 : 해당 내용은 원본 공고에서 확인되지 않습니다.
• 근무지 : 경기도 성남시 분당구 정자일로156번길 6
• 경력 조건 : 경력 2년 이상(석사 신입) 또는 경력 5년 이상
• 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.

쓰는 기술

공고 본문에 적힌 기술만 모은 목록입니다.

• C
• C++
• Python
• UCIe
• PCIe
• SerDes
• PHY
• EVB
• RTOS
• ARM Cortex-A/M
• RISC-V
• JTAG

전형과 지원

분석 시점 공고 42건 가운데 27건이 같은 여섯 단계를 적었습니다. Software와 System Software 공고는 전부 과제나 코딩테스트를 더했고, System Software 공고 9건 가운데 8건은 평판 조회도 거칩니다. 지원할 공고의 전형절차를 본문에서 따로 확인하는 편이 안전합니다.

지원 전 준비할 것

1. 1

   bring-up 사례를 단계별로 정리하기

   pre-silicon 시뮬레이션·에뮬레이션과 post-silicon EVB 가운데 해 본 단계마다 무엇을 올렸고 어디서 막혔는지 정리해 두면 업무 목록 순서대로 질문에 답할 수 있습니다.

2. 2

   링크 디버깅 사례 하나 고르기

   PHY 초기화, link training, parameter exchange, error handling 가운데 직접 해결한 문제 하나를 골라 원인과 해결 과정, 함께 일한 팀을 정리해 두세요.

3. 3

   UCIe 사양 미리 살펴보기

   자격 요건은 D2D/UCIe 사양을 공부할 능력과 의지를 묻습니다. UCIe를 다뤄 보지 않았다면 사양의 링크 초기화 흐름을 미리 살펴보고 익숙한 인터페이스와 비교해 보는 것이 인터뷰 준비가 됩니다.