기업 채용 분석/리벨리온

[리벨리온] Package PI/SI Engineer 공고 분석

Package PI/SI Engineer는 리벨리온 AI 칩 패키지의 전력 공급과 신호 품질을 책임지는 엔지니어입니다. 공고 소개 문단은 이 사람을 Principal SI/PI Engineer라고 부르며 10년 넘는 전문성을 언급하고, 자격 요건에는 5년 이상 경력을 적었습니다. HBM3E, PCIe Gen6 같은 고속 인터페이스와 2.5D/3D 패키징이 업무 범위에 들어 있습니다.

이 공고 분석은 2026년 10월 8일에 이뤄졌습니다. 이후 채용이 종료되었을 수 있습니다.

이 자리가 왜 생겼을까요

리벨리온 보도자료에 따르면 회사는 2025년 8월 Hot Chips에서 칩렛 사이를 UCIe-Advanced로 연결하고 HBM3E 144GB를 탑재한 리벨쿼드를 공개했습니다. 2026년 10월 회사 엔지니어링 블로그는 이 칩(현재 이름 Rebel100)이 칩렛 네 개로 이뤄져 있고 HBM과 칩렛을 삼성 I-CubeS 실리콘 인터포저 위에 패키징한다고 설명하고, 후속 제품에 PCIe 6.0/CXL 3.0 컨트롤러를 갖춘 I/O 칩렛이 더해진다고 밝혔습니다. 이 공고가 SI 분석 대상으로 적은 HBM3E, D2D, PCIe Gen6는 두 제품의 연결 구조를 이루는 요소입니다. 2.5D 인터포저 패키지나 칩렛 간 연결을 해석해 본 경험이 있다면 그 구조와 인터페이스 속도를 함께 적어야 두 제품과의 연결이 보입니다.

리벨리온이 지금 어떤 사업에 집중하고 있는지는 리벨리온 채용 분석에서 이어서 볼 수 있습니다.

1하게 될 업무

  • Power Integrity(PI) 최적화: IR Drop과 PDN impedance profiling을 포함한 DC/AC 분석으로 고주파 동적 부하에서도 전력이 안정적으로 공급되게 합니다.

    이렇게 볼 수 있어요

    전원망을 분석해 부하가 빠르게 바뀌는 상황에서도 전압이 흔들리지 않게 만드는 일입니다. 어떤 부하 조건에서 IR Drop을 얼마나 줄였는지, PDN impedance 목표를 어떻게 정했는지가 경험을 보여 주는 숫자가 됩니다.

  • Signal Integrity(SI) 분석: 고속 인터페이스(PCIe Gen6, HBM3E, Ethernet, D2D)의 Crosstalk, Reflection, Insertion Loss를 줄이기 위해 electromagnetic(EM) simulation을 수행합니다.

    이렇게 볼 수 있어요

    분석 대상 인터페이스 네 가지가 이름으로 적혀 있습니다. 그중 D2D는 칩렛과 칩렛을 잇는 연결이고, 리벨리온 제품은 칩렛 여러 개를 묶는 구조입니다. 다뤄 본 인터페이스와 데이터 속도를 구체적으로 밝히면 업무와의 거리가 바로 드러납니다.

  • 차세대 패키징 솔루션(2.5D/3D, Chiplets) 도입을 이끌고, 고급 최적화 기법(advanced optimization techniques)을 활용한 자동화 설계 흐름(automated design flow)을 개발합니다(Innovation Opportunity).

    이렇게 볼 수 있어요

    해석에서 끝나지 않고 새 패키징 방식을 들이는 일과 설계 흐름을 자동화하는 일까지 맡습니다. 반복 해석을 스크립트나 최적화 기법으로 자동화해 본 경험이 있다면 함께 보여 줄 수 있습니다.

  • 구현을 위해 DSP와 함께 일하고 소통합니다.

    이렇게 볼 수 있어요

    설계 구현이 회사 안에서만 끝나지 않고 DSP와의 협업으로 이어집니다. 회사는 다른 공고에서 DSP를 Design Service Provider로 적었습니다. 외부 협력사와 해석 결과를 주고받으며 설계를 맞춰 본 경험을 그대로 적을 수 있습니다.

2자격 요건

  • 5년 이상 경력이 필요합니다.

    이렇게 볼 수 있어요

    자격 요건의 연차는 5년이지만 소개 문단은 '10 years of expertise'와 Principal 직함을 함께 적었습니다. 경력 가운데 패키지 SI/PI를 직접 맡은 기간이 얼마인지 따로 밝혀 두는 게 좋습니다.

  • SI/PI simulation tool(예: ANSYS HFSS, SIwave, Cadence Sigrity 또는 Keysight ADS)을 전문가 수준으로 다룰 수 있어야 합니다(Simulation Mastery).

    이렇게 볼 수 있어요

    도구 네 가지는 예시로 나와 있어 이 중 하나를 깊게 다뤘다면 요건에 맞습니다. 도구 이름보다 그 도구로 어떤 구조를 해석했는지가 '전문가 수준'을 보여 줍니다.

  • 고성능 계측 장비(VNA, TDR, 10GHz+ Oscilloscope)로 'Simulation vs. Measurement' correlation을 수행해 본 경험이 필요합니다(Validation Skills).

    이렇게 볼 수 있어요

    시뮬레이션 결과를 실측과 대조하고 그 차이를 줄인 경험을 요구합니다. 모델과 측정값의 오차가 얼마였고 무엇을 고쳐 맞췄는지를 설명할 수 있어야 합니다.

3우대 사항

  • HBM3E PHY, D2D PHY 그리고 Ethernet PHY에 대한 깊은 이해를 우대합니다.

    이렇게 볼 수 있어요

    SI 분석 업무에 적힌 인터페이스 가운데 세 가지가 PHY 단위로 다시 나옵니다. 신호 해석만이 아니라 해석 대상 인터페이스의 PHY 구조까지 알고 있는 사람을 우대한다는 뜻입니다.

  • 다층 반도체 기판(multi-layer semiconductor substrate)을 설계하고 최적화해 본 고속 패키지 아키텍처(High-Speed Package Architecture) 설계 경험을 우대합니다.

    이렇게 볼 수 있어요

    패키지 기판 구조를 직접 설계해 본 경험을 따로 우대합니다. 업무의 2.5D/3D 패키징 도입과 이어지는 경험입니다.

4기타 사항

  • 게시일 : 2026년 1월 28일
  • 고용형태 : 해당 내용은 원본 공고에서 확인되지 않습니다.
  • 근무지 : 경기도 성남시 분당구 정자일로156번길 6
  • 경력 조건 : 경력 5년 이상
  • 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.

쓰는 기술

공고 본문에 적힌 기술만 모은 목록입니다.

  • ANSYS HFSS
  • SIwave
  • Cadence Sigrity
  • Keysight ADS
  • VNA
  • TDR
  • PCIe Gen6
  • HBM3E
  • Ethernet
  • D2D

전형과 지원

분석 시점 공고 42건 가운데 27건이 같은 여섯 단계를 적었습니다. Software와 System Software 공고는 전부 과제나 코딩테스트를 더했고, System Software 공고 9건 가운데 8건은 평판 조회도 거칩니다. 지원할 공고의 전형절차를 본문에서 따로 확인하는 편이 안전합니다.

  • 공고에 적힌 단계

    분석 시점 공고 42건 가운데 27건이 '서류전형 > On-line 인터뷰 > On-site 인터뷰 > Culture-fit 인터뷰 > 처우 협의 > 최종 합격' 순서를 적었습니다. 이번에 분석한 공고도 대부분 이 순서입니다. 42건 가운데 41건에는 '전형절차는 직무별로 다르게 운영될 수 있으며, 일정 및 상황에 따라 변동될 수 있습니다'라는 안내가 붙어 있습니다.

    이렇게 볼 수 있어요

    기술 면접 두 번 뒤에 Culture-fit 인터뷰가 따로 있습니다. 공고 본문에 반복되는 협업과 ownership 표현이 이 단계에서 나올 만한 주제이고, 다른 팀과 문제를 풀어 본 경험이 그 답이 됩니다.

    리벨리온 IP Design Engineer 공고

  • 소프트웨어 직군은 단계가 다릅니다

    분석 시점 NPU Software 공고 4건(Compiler, Kernel, Runtime, SDK)은 On-site 인터뷰에 '과제 포함'을 적었습니다. System Software 공고 9건 가운데 8건은 On-line 인터뷰에 Culture-fit과 코딩테스트를 포함하고, On-site 인터뷰에서 기술 발표를 한 뒤 평판 조회를 거친다고 적었습니다.

    이렇게 볼 수 있어요

    같은 회사라도 소프트웨어 공고에는 과제나 코딩테스트 단계가 더 있습니다. 여러 공고에 함께 지원한다면 공고마다 준비할 것이 다르다는 점을 일정에 반영해야 합니다.

    리벨리온 NPU Software Engineer - Compiler 공고

  • 모든 포지션에서 전문연구요원 지원이 가능합니다

    회사 사이트의 채용 페이지는 공고 목록 아래에 '모든 포지션에서 전문연구요원(신규 편입, 전직) 지원이 가능합니다'라고 적었습니다. Tech 직군의 Talent Pool 공고는 전문연구요원 지원 창구를 겸합니다.

    이렇게 볼 수 있어요

    전문연구요원으로 복무하며 이직하려는 경우에도 모든 포지션에 지원할 수 있습니다. 채용 페이지가 신규 편입과 전직을 나눠 적었으므로 지원서에도 둘 가운데 어느 쪽인지 밝혀야 합니다.

    리벨리온 채용 페이지

  • 인재 Pool에 등록해도 다른 공고에 지원할 수 있습니다

    Talent Pool (Tech/전문연구요원) 공고는 '별도의 마감 일정이나 세부 지원자격 등이 없'는 상시 공고이고, NPU Software Engineer의 Kernel, Compiler, Runtime, SDK, Cloud (MLOps) 직무를 '상시 검토 중'이라고 적었습니다. 같은 공고는 '인재 Pool에 등록 후에도 리벨리온 타 모집 공고에 지원이 가능합니다'라고 안내합니다.

    이렇게 볼 수 있어요

    맞는 공고가 없을 때 인재 Pool에 이력서를 남겨 둘 수 있고, 그 뒤에 올라온 공고에도 따로 지원할 수 있습니다. NPU 소프트웨어 직무라면 개별 공고와 인재 Pool을 함께 활용할 수 있습니다.

    리벨리온 Talent Pool (Tech/전문연구요원) 공고

  • 지원 전 준비할 것

    1. 1

      해석과 실측 대조 사례 정리

      자격 요건이 시뮬레이션과 실측의 correlation을 따로 요구합니다. 사용한 계측 장비, 처음 오차, 모델을 고친 방법, 최종 오차를 한 사례로 묶어 두면 면접에서 바로 꺼낼 수 있습니다.

    2. 2

      인터페이스별 경험 나누기

      PCIe Gen6, HBM3E, Ethernet, D2D 가운데 다뤄 본 인터페이스를 나눠서 데이터 속도와 해석한 손실 항목을 함께 정리하면 업무 범위와 비교하기 쉽습니다.

    3. 3

      기대 레벨 확인

      소개 문단은 Principal 직함과 10년 넘는 전문성을, 자격 요건은 5년 이상을 적었습니다. 경력이 그 사이에 있다면 지원 전에 공고에 적힌 recruit@rebellions.ai로 기대 레벨을 물어볼 수 있습니다.

    전기·전자 엔지니어 지원을 준비한다면